CFCF2021 | 海光芯创孙旭 硅光从晶圆到引擎再到模块的封测与制造

7/15/2021，光纤在线讯，在今年6月23日到25日的苏州光连接大会CFCF2021上，海光芯创公司孙旭博士做“硅光晶圆、硅光引擎到硅光模块的封测与制造平台”的主题演讲。孙博士的演讲围绕硅光技术概述，硅光晶圆测试及后端处理工艺，硅光芯片和引擎的封装方式，硅光模块的开发与批量生产以及下一代硅光技术展望五个方面。以下是孙博士演讲的要点：





一、硅光技术概述
   硅光技术从二十世纪90年代的时候开始发展，先是学术界参与，二十一世纪第二个十年产业界开始参与。硅光技术就是将一种利用硅基或者硅衬底材料将无源器件、有源器件集成在一颗单一芯片上的技术，甚至电芯片可能也会集成在上面。主要优势是具有很高的集成度、还有很低的成本。从现在来说，硅光芯片本身的配套的EPDA、包括工艺已经日渐成熟，并且慢慢走向标准化。硅光很大的优势在于可以组建Fabless。III-V族器件在工艺上各家有各家的工艺特长，需要做持续的迭代和优化，但硅光本身是CMOS兼容的工艺，像电芯片一样，分为design house和foundry，两个是分开的。

   在硅光前端工艺朝着标准化演进后，我们发现中后端工艺从wafer到模块到光引擎的耦封工艺各个厂商都有自己独特的解决方案。这些硅光技术可以分为两大类：
（1）传统EIC芯片演进的路线。是从现在CMOS产线逐渐做硅光无源芯片到有源芯片的集成。也就是说，现在最常用见的是薄硅平台，基于220纳米和310纳米SOI做的平台。薄硅平台有很大的劣势，耦合插损、很高的PDL、包括工艺容差，就是不同的加工工艺对性能产生很大影响，还有很高的温度敏感性。但优势一是CMOS工艺的兼容，二是可以做电光调节器、PD的优势。
（2）从光器件开始演进，比如说我们用到的厚硅平台，像Rockley这些，在EAM和laser的条件基础下，通过厚硅波导的互联，实现片上无源器件的设计，实现硅光工艺。广义上包括了硅基PLC、SiN、薄膜LiNbO3等新兴技术，都是在PIC的思路上演进下来的。
不管是薄硅平台还是厚硅平台，都是各有优势和缺势，为什么大部分厂商喜欢做薄硅平台呢？就是因为在Fabless上更好，design house不需要投入太多，不需要提供foundry的设备，可以找CMOS代工厂把东西做出来。
在硅光的产业链布局中，中间Wafer到module制造占比还不多。标准的硅光封测线目前在国内布局还不多，但是它是连接硅光到应用中间的桥梁。

二、硅光晶圆检测及后端处理工艺
   一般硅光晶圆都是8寸或者12寸的晶圆，一颗晶圆可以切出上千片的硅光芯片，但是由于光器件对加工误差相比于电芯片敏感度更高。也因为硅光芯片本身是PIC系统，集成了很多不同无源和有源的组件在里面，其中某一个失效就会造成后面的应用用不了，需要在晶圆级别对硅光芯片进行检测的手段。
   一个光电混合测试系统，通过电的探针卡、包括测试板，一次性将硅光所需要的参数（PD暗电流、响应度、耦合插损、波导传输损耗、电极阻抗、Vpi、heater调制效率等）一次性检测出来。再通过设置一个比较合理的容忍度区间，判断某颗芯片是OK的还是不OK的。
   做完以后还会做其他的后端处理，包括了常用的flip chip的手段。晶圆硅光晶片的后端处理和III-V的晶圆处理相近，也有一些区别，硅光芯片的厚度SOI wafer的厚度一般在600-800微米之间。为了做更好的封装适配、高度适配，需要减薄的工艺，当然有很多在PCB上做挖槽的方案，但要看成品、良品率、成本的考虑。可以做减薄，减薄的粗糙度可以达到到5微米左右。之后是Flip-chip的封装，然后是划片。划片有比较大的技术点，就是硅光本身的波导不需要端面进行镀膜和抛光的处理，但加工过程中在每个芯片之间会有深刻槽，深刻槽的厚度一般来说是在100微米左右的深刻槽。如果采用传统的物理切割的方式，至少会有50微米左右的的切割精度（凸台），凸台会阻碍耦合的时候FA进一步靠近波导端面，会有比较大的插损。一般说要有去凸台工艺，现在的手段是通过端面polish来做，但批量化生产会有一定的成本上的问题。也可以通过激光切割的方式，通过被切的方式，通过高能激光将切割精度控制在小于3微米的精度，所以可以批量化实现划片。

三，硅光芯片和引擎的封装方式
   芯片做完之后做耦合和封装，耦封和传统的光模块比硅光有三点技术难点/技术不同：
（1）封装方式。
封装方式和传统的III-V器件有所不同。硅光芯片本身没有气密的需求和制冷的需求，温度控制是通过heater和MPD组成的闭环温度控制系统，通过外围电路进行控制。
（2）光源方案。
光源一直是阻碍硅光技术前进的阻碍，硅本身是间接带隙半导体，发光效率会很低，而且发光波长在800多纳米的发光波长。需要III-V材料做的激光器和硅光芯片做成组合，这种组合方式是多种多样的。
（3）耦合技术。
耦合技术在相当长时间是大家诟病硅光技术本身主要的问题，因为硅光波导很小，传统波导尺寸只有220nm×400nm宽，是很小的波导尺寸。与单模光纤耦合插损适配的模板转换适配度很差，插损比较大。现在硅光大部分应用在PSM4、DR4、PSM8，都是多通道的耦合，因为集中度有很大的优势。多通道耦合涉及到各通道的差异性，可能在耦合的时候FA很小的角度变化会导致耦合的各个通道差异很大，所以这是耦合技术。
硅光芯片的封装方式主要是COB&COC，取决于对速率的要求以及对集成度要求的综合考虑。这里可以是2D wire bonding方案和2D wire-bonding与3D Flip-chip方案，这是相对比较成熟的方案，是COB的封装，通过芯片的减薄、或者PCB板的挖槽处理做芯片高度适配，实现较高性能速率传输。还有一种3D堆叠封装，当然也包括2.5D、3D堆叠式的封装。主要的目的是进一步集成光引擎硅光集成度，把EIC芯片、PIC芯片、Laser同时mont到硅光芯片上，实现CPO或者其他下一代光技术。当然也有做光引擎，光引擎是类似现在的Tosa、Rosa，有很好集成度的收发组件。
光源解决方案多种多样，有模块外置的，或者像AyarLAB这种supernova光源池给OBO的方式供光，以及Sicoya这种Laser box方案，以及直接耦合的方案，以及Intel异质集成的光源，都是围绕着大功率的DFB光源来做。为什么用大功率DFB光源？主要是因为硅光芯片有两个插损比较大的地方：
（1）耦合插损，一般单端耦合在2dB或者1点几个dB左右。
（2）硅光MZ调制器本身是载流子掺杂波导，一般来说波导的传输损耗在50dB每厘米左右，一个调制器大概2毫米、3毫米，也有4-5dB的传输插损，这是硅光损耗很大的原因，需要有大功率光源进行驱动。
下一个芯片耦合，目前广泛应用的是光栅耦合和水平耦合。光栅耦合的优势在于耦合对准相对比较容易，是垂直的，只有XY两个方向进行耦合，Z方向的容差是很大的，所以Z方向不需要太高精度的调试。水平耦合优势在于可以实现很低的水平插损，通过小模斑光纤、模斑转换器等实现较小的耦合插损，但耦合起来相对比较困难。
在自动化耦合阶段需要调整软件算法，实现高精度耦合，同时因为它是多通道的，一般来说8通道耦合情况，需要对FA角度进行很好的自动化识别和纠正，使各通道耦合一致性达到我们所需要的出厂标准，耦合时间控制在3分钟左右，来实现批量化生产。

四、硅光模块开发与批量生产
硅光与传统模块开发制造的不同点：
一是高度适配，如何保证高速性能。
二是光源芯片和硅光芯片的耦合方式多样化，需要根据不同的工艺和成本运算进行设计和调整。
三是硅材料本身具有较大的热光效应，需要闭环的温度反馈控制系统，通过heater和MPD实现闭环的检测和控制，是外围电路新增的一部分。
四是具有较大的PDL，需要在模块级别考虑到PDL是否做偏振处理，收端一般会做偏振处理，发端直接用保偏光纤，通过光源和硅光芯片进行连接。

   硅光模块的自动化耦封工艺方面，也有自动Die-bonding、Wire-bonding、多通道耦合、模块校准和测试这些，其中模块校准和测试会稍微有点不同，毕竟硅光大部分用的是MZ的调制器，需要通过MPD和Heater监控找到耦合的调制点，一般3dB或者4dB的调制点，这种工作条件下才能实现比较好的眼图。在控制上会相对于DML和EML稍微复杂一点。

五、下一代硅光技术展望
（1）光模块速率提升
提升的方式主要有几种：
1.通道数量的增加，从原来的PSM4变成PSM8；
2.调制速率的增加，从53Gbaud到106Gbaud，或者PAM4到PAM-N，或者是IM-DD到相干，就这几种实现的方式。波分也是属于通道数量增加的一部分。我个人认为，硅光技术优势是在通道数量增加上有较大的技术优势，毕竟是高度集成化的一种技术，通过多通道集成能在很小的芯片面积内实现更大的传输容量提升。
（2）硅光模块形态的改变
到底现在的热插拔模块要不要先过渡到板载光模块，再进一步演进到CPO，还在讨论中。谈到CPO，大家首先想到的就是硅光技术，因为硅光技术本身的集成度、EIC混合封装的兼容性会更好一点。
（3）应用领域的拓展
大家可以把硅光技术想象成在芯片上的小光学系统，有人说只要有光学系统的地方都想拿硅光来实现，OFC上讲有个片上光实验室，把光实验室里的滤波器等无源的东西通过硅光来实现，还有光子晶体、光子神经网络、传感芯片等。这方面有很多机会。